**МИНИСТЕРСТВО ОБРАЗОВАНИЯ РЕСПУБЛИКИ БЕЛАРУСЬ**

Учебно-методическое объединение по образованию

в области информатики и радиоэлектроники

**УТВЕРЖДЕНО**

Первым заместителем Министра образования

Республики Беларусь

А.Г. Бахановичем

**22.02.2024**

Регистрационный № **6-05-06-055/пр.**

**СТРУКТУРНАЯ И ФУНКЦИОНАЛЬНАЯ ОРГАНИЗАЦИЯ
ВЫЧИСЛИТЕЛЬНЫХ МАШИН**

**Примерная учебная программа по учебной дисциплине**

**для специальности**

**6-05-0611-05 Компьютерная инженерия**

|  |  |
| --- | --- |
| **СОГЛАСОВАНО**Председатель Учебно-методического объединения по образованию в области информатики и радиоэлектроники\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_В.А. Богуш\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_ | **СОГЛАСОВАНО** Начальник Главного управления профессионального образования Министерства образования Республики Беларусь\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_С.Н. Пищов\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_ |
|  | **СОГЛАСОВАНО**Проректор по научно-методической работе Государственного учреждения образования «Республиканский институт высшей школы»\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_ И.В. Титович\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_ |
|  | Эксперт-нормоконтролер\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_ М. М. Байдун \_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_ |

Минск 2024

**Составители:**

М.В.Качинский, доцент кафедры электронных вычислительных средств учреждения образования «Белорусский государственный университет информатики и радиоэлектроники», кандидат технических наук, доцент;

А.И.Шемаров, доцент кафедры электронных вычислительных средств учреждения образования «Белорусский государственный университет информатики и радиоэлектроники», кандидат технических наук, доцент

**Рецензенты:**

Кафедра информационных систем управления Белорусского государственного университета (протокол № 8 от 26.01.2024);

В.И. Романов, ведущий научный сотрудник лаборатории логического проектирования государственного научного учреждения «Объединенный институт проблем информатики Национальной академии наук Беларуси», кандидат технических наук, доцент

**РЕКОМЕНДОВАНА К УТВЕРЖДЕНИЮ В КАЧЕСТВЕ ПРИМЕРНОЙ:**

Кафедрой электронных вычислительных машин учреждения образования «Белорусский государственный университет информатики и радиоэлектроники» (протокол № 12 от 22.01.2024);

Научно-методическим советом учреждения образования «Белорусский государственный университет информатики и радиоэлектроники»
(протокол № 1 от 20.09.2023);

Научно-методическим советом по разработке программного обеспечения и информационно-коммуникационным технологиям Учебно-методического объединения по образованию в области информатики и радиоэлектроники
(протокол № 1 от 11.09.2023).

Ответственный за редакцию: С.С. Шишпаронок

Ответственный за редакцию: С.С. Шишпаронок

Ответственный за редакцию: С.С. Шишпаронок

Ответственный за редакцию: С.С. Шишпаронок

Ответственный за редакцию: С.С. Шишпаронок

Ответственный за редакцию: С.С. Шишпаронок

**Пояснительная записка**

ХАРАКТЕРИСТИКА УЧЕБНОЙ ДИСЦИПЛИНЫ

Примерная учебная программа по учебной дисциплине «Структурная и функциональная организация вычислительных машин» разработана для студентов учреждений высшего образования, обучающихся по специальности 6-05-0611-05 «Компьютерная инженерия» в соответствии с требованиями образовательного стандарта общего высшего образования и примерного учебного плана вышеуказанной специальности.

Учебная дисциплина «Структурная и функциональная организация вычислительных машин» является одной из основных дисциплин специальностей и направлена на подготовку специалистов в области проектирования аппаратных средств вычислительной техники. Она предусматривает изучение как классических основ организации и построения вычислительных машин и их структурных компонентов, так и современных научных и практических достижений в развитии архитектуры процессоров.

В рамках образовательного процесса по учебной дисциплине «Структурная и функциональная организация вычислительных машин» студент должен приобрести не только теоретические и практические знания, умения и навыки по специальности, но и развить свой ценностно-личностный, духовный потенциал, сформировать качества патриота и гражданина, готового к активному участию в экономической, производственной, социально-культурной и общественной жизни страны.

ЦЕЛЬ, ЗАДАЧИ УЧЕБНОЙ ДИСЦИПЛИНЫ

Цель учебной дисциплины: изучение принципов построения узлов и блоков электронных вычислительных машин, а также приобретение навыков программирования цифровых вычислительных устройств и систем.

Задачи учебной дисциплины:

приобретение знаний по основам вычислительной техники;

изучение принципов организации, построения и функционирования различных типов вычислительных машин и их структурных компонентов;

приобретение навыков проектирования вычислительных устройств различного функционального назначения с использованием программируемых логических интегральных схем (ПЛИС);

овладение методами проектирования структурных компонентов вычислительных машин.

Базовой учебной дисциплиной для учебной дисциплины «Структурная и функциональная организация вычислительных машин» является дисциплина «Арифметические и логические основы цифровых устройств». В свою очередь учебная дисциплина «Структурная и функциональная организация вычислительных машин» является базой для такой учебной дисциплины, как «Микропроцессорные средства и системы».

ТРЕБОВАНИЯ К УРОВНЮ ОСВОЕНИЯ
СОДЕРЖАНИЯ УЧЕБНОЙ ДИСЦИПЛИНЫ

В результате изучения учебной дисциплины «Структурная и функциональная организация вычислительных машин» формируются следующие компетенции:

*универсальные:*

владеть основами исследовательской деятельности, осуществлять поиск, анализ и синтез информации;

обладать навыками саморазвития и совершенствования в профессиональной деятельности;

проявлять инициативу и адаптироваться к изменениям в профессиональной деятельности;

*базовая профессиональная:* программировать цифровые вычислительные устройства и системы с учетом принципов построения узлов и блоков ЭВМ.

В результате изучения учебной дисциплины студент должен:

*знать:*

основные характеристики, области применения вычислительных машин различных классов;

особенности организации вычислительных машин и их структурных компонентов;

принципы работы основных устройств и блоков вычислительных машин;

современные научные и практические достижения в развитии архитектуры процессоров;

*уметь:*

использовать особенности построения и функционирования конкретных вычислительных машин при решении различных задач;

проектировать вычислительные устройства различного функционального назначения с использованием программируемых логических интегральных схем;

*владеть:*

методами проектирования структурных компонентов вычислительных машин с использованием инструментальных средств разработки цифровых устройств на базе программируемых логических интегральных схем.

Примерная учебная программа рассчитана на 216 учебных часов, из них – 92 аудиторных*.* Примерное распределение аудиторных часов по видам занятий: лекции – 44 часа, лабораторные занятия – 48 часов.

**ПРИМЕРНЫЙ ТЕМАТИЧЕСКИЙ ПЛАН**

| Наименование раздела, темы | Всего аудиторных часов | Лекции | Лабораторные занятия |
| --- | --- | --- | --- |
| Введение | 2 | 2 |  |
| **Раздел 1. Структурная организация вычислительных машин** | **52** | **20** | **32** |
| Тема 1. Концепция вычислительной машины с хранимой в памяти программой | 2 | 2 | - |
| Тема 2. Многоуровневая компьютерная организация | 2 | 2 | - |
| Тема 3. Память вычислительных машин | 4 | 4 | - |
| Тема 4. Организация и функционирование процессора вычислительных машин | 28 | 4 | 24 |
| Тема 5. Организация шин в вычислительных машинах | 4 | 4 | - |
| Тема 6. Организация ввода/вывода в вычислительных машинах | 12 | 4 | 8 |
| **Раздел 2. Архитектура системы команд вычислительных машин** | **6** | **6** | **-** |
| Тема 7. Типы архитектур системы команд | 2 | 2 | - |
| Тема 8. Система команд процессора | 4 | 4 | - |
| **Раздел 3. Архитектура высокопроизводительных процессоров** | **32** | **16** | **16** |
| Тема 9. Конвейерная реализация команд | 4 | 4 | - |
| Тема 10. Архитектура процессоров с полным и сокращенным набором команд | 20 | 4 | 16 |
| Тема 11. Процессоры с параллельным выполнением операций | 6 | 6 | - |
| Тема 12. Параллельные компьютерные архитектуры | 2 | 2 | - |
| **Итого:** | **92**  | **44** | **48** |

**СОДЕРЖАНИЕ УЧЕБНОГО МАТЕРИАЛА**

ВВЕДЕНИЕ

Характеристика, цели и задачи учебной дисциплины. Базовые термины и определения. Вычислительная машина и вычислительная система. Аппаратные средства и программное обеспечение, их взаимосвязь.

Раздел 1. СТРУКТУРНАЯ ОРГАНИЗАЦИЯ ВЫЧИСЛИТЕЛЬНЫХ МАШИН

Тема 1. КОНЦЕПЦИЯ ВЫЧИСЛИТЕЛЬНОЙ МАШИНЫ
С ХРАНИМОЙ В ПАМЯТИ ПРОГРАММОЙ

Архитектурные принципы фон Неймана. Принцип двоичного кодирования. Принцип программного управления. Принцип однородности памяти. Принцип адресности. Структура фон-неймановской вычислительной машины.

Основные типы архитектур вычислительных машин. Фон-неймановская (принстонская) и гарвардская архитектуры. Организация пространств памяти и ввода/вывода.

Тема 2. МНОГОУРОВНЕВАЯ КОМПЬЮТЕРНАЯ ОРГАНИЗАЦИЯ

Уровни детализации структуры вычислительной машины. Понятие организации и архитектуры.

Вычислительные машины, управляемые последовательностью команд. Структурная организация вычислительной машины с управлением последовательностью команд. Устройство управления. Арифметико-логическое (операционное) устройство (АЛУ). Основная память. Подсистема ввода/вывода.

Классификация вычислительных машин. Типы структур вычислительных машин. Основные показатели вычислительных машин. Быстродействие, производительность. Критерии эффективности вычислительных машин.

Эволюция компьютерной архитектуры. Поколения вычислительных машин. Перспективы совершенствования архитектуры вычислительных машин.

Тема 3. ПАМЯТЬ ВЫЧИСЛИТЕЛЬНЫХ МАШИН

Многоуровневая организация памяти вычислительной машины. Иерархия запоминающих устройств (ЗУ). Характеристики запоминающих устройств внутренней памяти. Элементы и устройства памяти: адресная память (запоминающие устройства с произвольным доступом), стековая память, ассоциативная память.

Физическая организация памяти. Синхронные и асинхронные запоминающие устройства. Режимы работы памяти. Оперативные запоминающие устройства (ОЗУ). Статические и динамические ОЗУ. Постоянные запоминающие устройства (ПЗУ).

Основная память. Блочная организация основной памяти.

Кэш-память. Характеристики кэш-памяти. Способы отображения основной памяти на кэш-память. Алгоритмы замещения информации в заполненной кэш-памяти. Алгоритмы согласования содержимого кэш-памяти и основной памяти. Одноуровневая и многоуровневая кэш-память.

Концепция виртуальной памяти. Сегментная и страничная организация памяти.

Организация защиты памяти.

Тема 4. ОРГАНИЗАЦИЯ И ФУНКЦИОНИРОВАНИЕ
ПРОЦЕССОРА ВЫЧИСЛИТЕЛЬНЫХ МАШИН

Структура процессора вычислительной машины. Разрядность процессора. Системная шина процессора. Внутренние шины процессора. Блок регистров общего назначения. Блок управления. Операционные устройства процессора. Устройство управления адресом. Устройства управления выбором команды. Типовые структуры процессоров.

Цикл команды. Стандартный цикл команды. Основные этапы выполнения команды.

Управление вычислительным процессом на уровне регистровых передач. Устройство управления процессора вычислительной машины. Функции и структура устройства управления. Микропрограммный автомат. Типы устройств управления.

Устройство управления на основе жесткой (схемной, аппаратной) логики. Порядок синтеза микропрограммного автомата с жесткой логикой.

Устройство управления на основе программируемой логики. Принцип микропрограммного управления. Автомат Уилкса. Организация устройства микропрограммного управления. Микропрограммный автомат с программируемой логикой. Кодирование микроопераций в микрокомандах. Обеспечение порядка следования микрокоманд в микропрограмме.

Система прерываний процессора. Механизм прерываний. Характеристики системы прерываний. Организация обслуживания прерываний в процессоре.

Операционные устройства. Структуры операционных устройств. Операционные устройства с жесткой структурой. Операционные устройства с магистральной структурой.

Тема 5. ОРГАНИЗАЦИЯ ШИН В ВЫЧИСЛИТЕЛЬНЫХ МАШИНАХ

Логическая организация системной шины вычислительной машины. Типы шин. Трехшинная организация с раздельными шинами передачи адреса и данных. Шина данных. Шина адреса. Шина управления. Совмещение адресной шины и шины данных. Двухшинная организация с совмещенными шинами передачи адреса и данных. Иерархия шин. Арбитраж шин.

Организация обмена по шине. Циклы обращения к шине. Протокол шины. Организация обращения к шине с синхронным и асинхронным протоколом.

Повышение эффективности шин. Методы повышения производительности шин. Конвейеризация обмена по шине. Пакетный режим передачи по шине. Механизм транзакций. Стандартизация шин.

Тема 6. ОРГАНИЗАЦИЯ ВВОДА/ВЫВОДА В ВЫЧИСЛИТЕЛЬНЫХ МАШИНАХ

Архитектура системы ввода/вывода вычислительной машины. Управление вводом/выводом. Способы организации ввода/вывода. Программно-управляемый обмен. Прямой ввод/вывод. Ввод/вывод с опросом (условный ввод/вывод). Ввод/вывод по прерыванию. Прямой доступ к памяти.

Раздел 2. АРХИТЕКТУРА СИСТЕМЫ КОМАНД
ВЫЧИСЛИТЕЛЬНЫХ МАШИН

Тема 7. ТИПЫ АРХИТЕКТУР СИСТЕМЫ КОМАНД

Характеристика архитектуры системы команд. Классификация архитектур системы команд. Виды архитектур вычислительных машин: аккумуляторная архитектура, регистровая архитектура, архитектура с выделенным доступом к памяти, стековая архитектура.

Тема 8. СИСТЕМА КОМАНД ПРОЦЕССОРА

Система команд процессора. Классификация систем команд. Типы команд. Команды пересылки данных. Команды арифметической и логической обработки. SIMD-команды. Команды работы со строками. Команды преобразования формата представления данных. Команды ввода/вывода. Команды управления системой. Команды управления последовательностью команд.

Форматы команд. Структура команды. Адресность команды. Типы форматов команд. Типы и форматы операндов. Адресные структуры основной памяти. Размещение машинных команд и операндов в памяти.

Представление адресной информации. Способы адресации операндов. Способы адресации в командах управления последовательностью команд.

Раздел 3. АРХИТЕКТУРА ВЫСОКОПРОИЗВОДИТЕЛЬНЫХ
ПРОЦЕССОРОВ

Тема 9. КОНВЕЙЕРНАЯ РЕАЛИЗАЦИЯ КОМАНД

Принцип совмещения операций. Понятие конвейерной обработки. Структура конвейера. Классификация конвейерных устройств.

Командный конвейер. Организация скалярного конвейерного процессора. Конфликтные ситуации в командном конвейере и способы их минимизации. Структурные конфликты. Конфликты по данным. Конфликты по управлению. Предсказание переходов. Суперконвейерные процессоры.

Тема 10. АРХИТЕКТУРА ПРОЦЕССОРОВ С ПОЛНЫМ И
СОКРАЩЕННЫМ НАБОРОМ КОМАНД

Процессоры с архитектурой CISC. Обработка сложных команд. Процессоры с архитектурой RISC. Основные черты архитектуры RISC. Преимущества и недостатки архитектуры RISC.

Тема 11. ПРОЦЕССОРЫ С ПАРАЛЛЕЛЬНЫМ ВЫПОЛНЕНИЕМ ОПЕРАЦИЙ

Суперскалярный параллелизм. Суперскалярный процессор. Организация суперскалярных процессоров. Технология динамического исполнения. Неупорядоченное выполнение команд. Выполнение команд по предположению (условное выполнение команд).

Процессоры с архитектурой VLIW. Концепция вычислений с явным параллелизмом команд. Процессоры с архитектурой EPIC.

Тема 12. ПАРАЛЛЕЛЬНЫЕ КОМПЬЮТЕРНЫЕ АРХИТЕКТУРЫ

Формы параллелизма. Уровни параллелизма. Характеристики эффективности вычислительных систем. Классификация параллельных вычислительных систем. Классификация Флинна.

Память вычислительных систем. Топология вычислительных систем. Вычислительные системы класса SIMD. Вычислительные системы класса MIMD. Вычислительные системы с нетрадиционным управлением вычислениями.

**ИНФОРМАЦИОННО-МЕТОДИЧЕСКАЯ ЧАСТЬ**

ЛИТЕРАТУРА

Основная

1. Орлов, С. А. Организация ЭВМ и систем : учебник для вузов / С. А. Орлов. – 4-е изд., доп. и перераб. – Санкт-Петербург : Питер, 2021. – 688 с.
2. Таненбаум, Э. С. Архитектура компьютера / Э. С. Таненбаум, Т. Остин ; пер. Е. Матвеев. – 6-е изд. – Санкт-Петербург : Питер, 2022. – 816 с.
3. Хамахер, К. Организация ЭВМ / К. Хамахер, З. Вранешич, С. Заки. – 5-е изд. – Санкт-Петербург : Питер ; Киев : BHV, 2003. – 845 с.
4. Столлингс, В. Структурная организация и архитектура компьютерных систем / В. Столлингс. – 5-е изд. ; пер. с англ. – Москва : Вильямс, 2002. – 896 с.

Дополнительная

1. Максимов, Н. В. Архитектура ЭВМ и вычислительных систем : учебник / Н. В. Максимов, Т. Л. Партыка, И. И. Попов. – 5-е изд., перераб. и доп. – Москва : ФОРУМ : ИНФРА-М, 2022. – 511 с.
2. Харрис, Д. М. Цифровая схемотехника и архитектура компьютера / Д. М. Харрис, С. Л. Харрис ; пер. с англ. – Москва : ДМК Пресс, 2018. – 792 с.
3. Горнец, Н. Н. Организация ЭВМ и систем : учебное пособие для студентов высших учебных заведений / Н. Н. Горнец, А. Г. Рощин. – 2-е изд. , стер. – Москва : Академия, 2008. – 320 с.
4. Горнец, Н. Н. ЭВМ и периферийные устройства. Компьютеры и вычислительные системы : учебник для студентов учреждений высшего профессионального образования / Н. Н. Горнец, А. Г. Рощин, В. В. Соломенцев. – Москва : Академия, 2012. – 240 с.
5. Угрюмов, Е. П. Цифровая схемотехника : учебное пособие для вузов / Е. П. Угрюмов. – 3-е изд., перераб. и доп. – Санкт-Петербург : БХВ-Петербург, 2010. – 816 с.

МЕТОДИЧЕСКИЕ РЕКОМЕНДАЦИИ ПО ОРГАНИЗАЦИИ И

ВЫПОЛНЕНИЮ САМОСТОЯТЕЛЬНОЙ РАБОТЫ ОБУЩАЮЩИХСЯ

При изучении учебной дисциплины рекомендуется использовать следующие формы самостоятельной работы:

работа с методическими материалами;

решение задач;

работа с программами разработки, моделирования и отладки цифровых устройств на базе ПЛИС;

выполнение курсового проекта по индивидуальным заданиям.

ПЕРЕЧЕНЬ РЕКОМЕНДУЕМЫХ СРЕДСТВ ДИАГНОСТИКИ

КОМПЕТЕНЦИЙ ОБУЩАЮЩИХСЯ

Примерным учебным планом по специальности 6-05-0611-05 «Компьютерная инженерия» в качестве формы промежуточной аттестации по учебной дисциплине «Структурная и функциональная организация вычислительных машин» рекомендуются зачет, экзамен и курсовой проект. Оценка учебных достижений студента производится по системе «зачтено/не зачтено» и десятибалльной шкале.

Для текущего контроля по учебной дисциплине и диагностики компетенций студентов могут использоваться следующие формы:

устный/письменный опрос по теме занятия;

проведение проверочных работ по изученной теме (разделу);

отчеты по лабораторным работам с их устной защитой;

контроль (опроцентовка) выполнения курсового проекта;

защита курсового проекта.

РЕКОМЕНДУЕМЫЕ МЕТОДЫ (ТЕХНОЛОГИИ) ОБУЧЕНИЯ

Основные рекомендуемые методы (технологии) обучения, отвечающие целям и задачам учебной дисциплины:

проблемное обучения (проблемное изложение, вариативное изложение, частично-поисковый метод), реализуемое на лекционных занятиях;

учебно-исследовательская деятельность, творческий подход, реализуемые на лабораторных занятиях;

проектные технологии, используемые при проектировании конкретного объекта, реализуемые при выполнении курсового проекта.

РЕКОМЕНДАЦИИ ПО КУРСОВОМУ ПРОЕКТИРОВАНИЮ

Целью курсового проекта является закрепление студентами знаний по основным темам учебной дисциплины, получение практических навыков самостоятельной работы при решении комплекса задач по проектированию вычислительных устройств различного функционального назначения на базе стандартной компьютерной архитектуры, включая вычислительную машину в целом и ее структурные компоненты, с использованием программируемых логических интегральных схем путем выполнения самостоятельной разработки по заданному индивидуальному заданию.

Проектирования вычислительных устройств на основе ПЛИС в курсовом проекте должно осуществляться с использованием средства разработки, моделирования и отладки цифровых устройств (например, интегрированной среды разработки серии ISE или Vivado фирмы Xilinx).

Курсовой проект предполагает выполнение следующих этапов в системе проектирования:

создание принципиальной схемы проектируемого устройства в схемотехническом редакторе или описания устройства на языке VHDL или Verilog;

функциональное (Behavioral Simulation) моделирование для выявления ошибок и проверки работоспособности проекта или отдельных его частей;

синтез, размещение и трассировка проекта в кристалле ПЛИС с созданием двоичного файла, описывающего использование физических ресурсов кристалла для реализации функций проектируемого устройства.

В рамках курсового проекта допускается выполнение прототипирования разработанного вычислительного устройства с использованием стандартных технических отладочных средств, например, отладочных плат на базе конкретных ПЛИС соответствующей фирмы-производителя.

Примерный перечень ТЕМ курсовых ПРОЕКТОВ

1. Проектирование вычислительного устройства (учебной вычислительной машины, процессора, специализированного вычислительного устройства заданного функционального назначения) на базе ПЛИС (по вариантам).
2. Разработка макета вычислительного устройства на базе отладочной платы для соответствующего типа ПЛИС.
3. Разработка макета автономного электронного устройства различного функционального назначения, выполняющего заданные функции на заданной элементной базе (на базе стандартного встраиваемого вычислительного средства) с необходимым управляющим программным обеспечением нижнего уровня.

Примерный перечень ТЕМ лабораторных ЗАНЯТИЙ

1. Изучение интегрированной среды разработки (пакета САПР) цифровых устройств на основе ПЛИС.
2. Разработка функциональной схемы операционной части вычислительного устройства (включая, модули памяти, генератор синхроимпульсов, дешифратор команд, АЛУ, схемы мультиплексирования данных и шинных формирователей и т. п.).
3. Разработка проекта операционной части вычислительного устройства с использованием интегрированной среды разработки.
4. Разработка функциональной схемы интерфейсной части вычислительного устройства.
5. Разработка проекта интерфейсной части вычислительного устройства с использованием интегрированной среды разработки.
6. Разработка функциональной схемы управляющей части вычислительного устройства (включая, синтез микропрограммного автомата).
7. Разработка проекта управляющей части вычислительного устройства с использованием интегрированной среды разработки.
8. Моделирование работы вычислительного устройства с использованием интегрированной среды разработки.
9. Изучение ассемблера учебного процессора (с заданной архитектурой).
10. Изучение отладочного средства (симулятора) для учебного процессора.
11. Программирование на ассемблере учебного процессора.

Примерный перечень компьютерных программ

(*необходимого оборудования, наглядных пособий и др.)*

1. Технические и программные средства разработки и отладки программ, позволяющие изучать архитектуру процессоров и их программирование.
2. Технические и программные средства разработки, моделирования и отладки цифровых устройств на базе ПЛИС (например, ModelSim, Xilinx ISE, Altera Quartus).
3. Класс ПЭВМ.